# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

```
(c) 2000 JPO & JAPIO
     Set Items Description
      --- -----
lss pn=11214312
     31 1 PN=11214312
15 31/4/1
1 1/1
THE DIALOG(R) File 347: JAPIO
10- (a) 2000 JPO & JAPIO. All rms. reserv.;
TI- APPARATUS FOR MANUFACTURING FEMICONDUCTOR
PG- 11 -214312 -JP 11214312 A-
FF- Rugust 06, 1999 (19990806)
AU- MATSUO HIROAKI
PAR BONY CORP
%..- 10-012497 -UP 9812497-
WD- January 26, 1998 (19980126)
MIL-MAI/205; 0200-016/44; HOIL-MAI 22; HOIL-021/285
43. FROBLEM TO BE SOLVED: To prevent metal contamination within a reaction
     system using a mas having a characteristic to cause corrosion of a
     metal material, by covering the surface of a constituent part made of
     a metal material, of constituent parts to be in content with the gas
     having a characteristic to cause corrosion of a metal material, with
     a covering part made of an anticorrosive material. 3 AUTION: A cover
     plate 115 as a covering part is applied to one end succeed a
      flange part 114a of a port flange 114 and an inner discumferential
     surface of a flange part 112a of a tube receiving flange 112. A cover
     plate 116 as a covering part is applied to one end subface of a
     setting part 114c of the port flange 114. The cover plates 115 and
     116 are made of an anticorrosive material such as quartz or the like.
     Thus, generation of rust on the tube receiving flange 112, the port
     flange 114 and the like due to a halogen-based gas and a by-product
     thereof remaining after chemical reaction can be
     prevented. COPYRIGHT: (C) 1999, JPO
?
?ss pn=(7118443 or 5182923 or 7099321 or 9017729 or 10149984 or 9148246 or
10116989 or 5090191 or 9007911 or 11017185)
              1 PN=7118443
     S2
     S3
              1 PN=5182923
     S4
             1 PN=7099321
     S5
              1 PN=9017729
     S6
              1 PN=10149984
     S7
             1 PN=9148246
     S8
             1 PN=10116989
     S9
             1 PN=5090191
              1 PN=9007911
     S10
     S11
             1 PN=11017185
             10 PN=(7118443 OR 5182923 OR 7099321 OR 9017729 OR 10149984
     S12
                 OR 9148246 OR 10116989 OR 5090191 OR 9007911 OR 11017185)
?t s12/4/all
12/4/1
FN- DIALOG(R) File 347: JAPIO
CZ- (c) 2000 JPO & JAPIO. All rts. reserv.
TI- LIQUID CRYSTAL DISPLAY AND ITS MANUFACTURE
PN- 11 -017185 -JP 11017185 A-
PD- January 22, 1999 (19990122)
AU- KAWACHI GENSHIROU; OKUBO TATSUYA; MIMURA AKIO; SHINAGAWA TAKAAKI
```

File 347: JAPIO Oct 1976-2000/May/UPDATED 000915)

. PA- HITACHI LTD

AN- 09-164077 -JP 97164077
AD- June 20, 1997 (19970620)

H01L-029/786; H01L-021/336; G02F-001/136; H01L-027/12

PROBLEM TO BE SOLVED: To simplify the processes of the manufacturing method of a TFT liquid crystal display, by so forming continuously its films as to take out its substrate from a vacuum equipment as infrequent as possible. SOLUTION: After on a glass substrate 1 a bedding insulation film 2, a semiconductor film 30 recrystallized by heating, a gate insulation film 20, and a gate electrode 10 are formed continuously in a vacuum equipment, the gate electrode 10 and gate insulation film 20 are patterned simultaneously to form thereafter impurity regions 31 in the semiconductor film 30. In this way, by processing consistently in vacuum a plurality of film forming processes, the productivity of a liquid crystal display is improved to make realizable its low cost. Also, since the semiconductor film 30 is never exposed to the atmosphere before and after its recrystallized process by heating, a transistor having a good characteristic can be manufactured with a good repeatability. COPYRIGHT: (C)1999, JPO

#### 12/4/2

FN- DIALOG(R) File 347: JAPIO!

CZ- (c) 2000 JPO & JAPIO. All rts. reserv.1

TI- METHOD AND DEVICE FOR FORMING POLYCRYSTALLINE SILICON

PN- 10 -149984 -JP 10149984 A-

PD- June 02, 1998 (19980602)

AU- ISHIKAWA MICHIO; ITO KAZUYUKI; HASHIMOTO YUKINORI; YONEZAKI TAKESHI; TOGAWA ATSUSHI; OTA YOSHIFUMI

PA- ULVAC JAPAN LTD [352286] (A Japanese Company or Corporation), JP (Japan)

AN- 08-309497 -JP 96309497-

AD- November 20, 1996 (19961120)

IC- -6- H01L-021/20; H01L-029/786; H01L-021/336

CL- 42.2 (ELECTRONICS -- Solid State Components); 36.1 (LABOR SAVING DEVICES -- Industrial Robots)

KW- R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096
(ELECTRONIC MATERIALS -- Glass Conductors)

AB- PROBLEM TO BE SOLVED: To provide a method by which such polycrystalline silicon that is suitable for the manufacture of a polycrystalline silicon thin film transistor having large field effect mobility can be formed efficiently and a device which can adequately implement the method.

SOLUTION: In a polycrystalline silicon forming method which includes a crystallizing processes for crystallizing an amorphous silicon film formed on a substrate 2 through laser annealing by irradiating the film with a laser beam in a sealed airtight chamber 12, the inside of the chamber 12 is maintained in such an atmosphere that the pressure is maintained between 0.1Torr and below the manimum and pressure of the chamber 12 and at least one kind of gas selected from among a hydrogen gas, a nitrogen gas, and an inert gas is made to flow in the chamber 12. The polycrystalline silicon formed in the chamber 12 while the chamber is maintained in the above-mentioned atmosphere is continual treated with hydrogen plasma without exposing the silicon to the atmosphere.

(19)日本国特許庁 (JP)

### (12)公開特許公報 (A)

(11)特許出願公開番号

### 特開平9-7911

(43)公開日 平成9年(1997)1月10日

(51) Int. Cl. 6	識別記号	庁内整理番号	FI	技術表示箇所
H01L 21/02			H01L 21/02	Z
21/68			21/68	A

審査請求 未請求 請求項の数6 FD (全7頁)

(21)出願番号

特願平7-174208

(22)出願日

平成7年(1995)6月16日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 金谷 康弘

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内


(74)代理人 弁理士 鈴木 晴敏

#### (54) 【発明の名称】半導体製造装置

#### (57)【要約】

【目的】 気密雰囲気下で基板の連続的な加工が可能な 半導体製造装置を提供する。

【構成】 半導体製造装置はレーザアニールユニット1 を備えており、加工対象となる基板4を気密雰囲気下に保持するチャンバを有し、基板4に含まれる半導体にレーザ光5を照射してその電気的な特性を改善する。レーザアニールユニット1の前後に半導体成膜ユニット2及び絶縁物成膜ユニット3が配置しており、同じく基板4 を気密雰囲気下に保持するチャンバを有し、基板4に対して必要な薄膜を形成する。各チャンバは気密雰囲気を維持したままゲートバルブ6により接続されている。基板4は所定の工程順に従って先のチャンバから後のチャンバに気密雰囲気下で搬送される。



#### 【特許請求の範囲】

【請求項1】 加工対象となる基板を気密雰囲気下に保持するチャンパを備え、該基板に含まれる半導体にレーザ光を照射してその電気的な特性を改善するレーザアニールユニットと、

同じく基板を気密雰囲気下に保持するチャンパを備え、 該基板に対して必要な薄膜を形成する少なくとも一つの 成膜ユニットと、

気密雰囲気を維持したまま各チャンバを互いに接続する と共に所定の工程順に従って先のチャンバから後のチャ ンバに該基板を気密雰囲気下で搬送する搬送手段とを含 む半導体製造装置。

【請求項2】 第1のチャンバを備え絶縁性の基板の上に非単結晶性の半導体からなる薄膜を形成する半導体成膜ユニットと、該第1のチャンバに接続した第2のチャンバを備え該半導体にレーザ光を照射してその結晶化を図る事により電気的な特性を改善するレーザアニールユニットと、該第2のチャンバに接続した第3のチャンバを備え該半導体の上に絶縁性の薄膜を重ねて形成する絶縁物成膜ユニットとを含む請求項1記載の半導体製造装置。

【請求項3】 前記搬送手段は、複数のチャンバを直列 的に接続するインライン型の搬送手段である請求項1記 載の半導体製造装置。

【請求項4】 前記搬送手段は、星形に配した複数のチャンパの中心に位置し個々のチャンパを相互的に接続するものである請求項1記載の半導体製造装置。

【請求項5】 互いに隣り合うチャンバの間に介在する追加のチャンバを備えた温度調整ユニットを含んでおり、工程間に生じる基板温度の差を調整する為加熱/冷却を行なう請求項1記載の半導体製造装置。

【請求項6】 工程順の先頭に位置し大気側から基板を受け入れる追加のチャンバを備えたロードユニットと、工程順の最後に位置し基板を大気側に排出する追加のチャンバを備えたアンロードユニットとを含む請求項1記載の半導体製造装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は薄膜半導体デバイス等の作成に用いる半導体製造装置に関する。より詳しくは、 半導体薄膜の成膜やそのレーザアニールを一貫して行な う半導体製造装置に関する。

#### [0002]

【従来の技術】半導体薄膜を活性層とする薄膜トランジスタを集積形成した薄膜半導体デバイスはアクティブマトリクス型表示装置の駆動基板等に用いられ、現在盛んに開発が進められている。従来、薄膜半導体デバイスは通常のLSIデバイスと同様に高温プロセスで製造されており、基板には耐熱性に優れた高融点の石英ガラス等が用いられていた。しかしながら、表示装置の大型化等 50

に伴ない基板コストの低減が望まれており、低融点ガラス等の採用が可能な低温プロセスが研究開発されている。低温プロセスの一環としてレーザアニール技術が有望視されている。この技術は絶縁基板上に成膜された半導体の結晶化を図りその特性を改善するものである。一般に、レーザアニールは真空雰囲気下基板を加熱した状態で行なわれ、この為専用のレーザアニール装置が実用化されている。一方、絶縁基板上に半導体薄膜を成膜する為、プラズマCVD装置等の成膜装置が実用化されている。又、半導体薄膜の上にゲート絶縁膜等を形成する為、LPCVD装置等の成膜装置も実用化されている。

[0003]

【発明が解決しようとする課題】従来、薄膜半導体デバイスの製造に用いられるレーザアニール装置や各種の成膜装置は個々に分離した独立のユニットとして製造ラインに組み込まれていた。この為、各装置毎に真空引き処理や加熱処理を繰り返す必要があった。例えば、レーザアニール装置でチャンバの真空引きや基板の加熱を行なっている。この前後で半導体薄膜やゲート絶縁膜を成膜するといった場合、真空引きや基板加熱等の工程を全く別に繰り返さなければならず、薄膜半導体デバイスの製造プロセスに多大の時間を有していた。

[0004]

20

【課題を解決するための手段】上述した従来の技術の課 題に鑑み、本発明は薄膜半導体デバイスのスループット を改善可能な半導体製造装置を提供する事を目的とす る。この目的を達成する為に以下の手段を講じた。即 ち、本発明にかかる半導体製造装置はレーザアニールユ ニットと少なくとも一つの成膜ユニットとの組み合わせ からなる。レーザアニールユニットは加工対象となる基 板を気密雰囲気下に保持するチャンバを備え、該基板に 含まれる半導体にレーザ光を照射してその電気的な特性 を改善する。成膜ユニットは同じく基板を気密雰囲気下 に保持するチャンバを備え、該基板に対して必要な薄膜 を形成する。特徴事項として搬送手段を備えており、気 密雰囲気を維持したまま各チャンバを互いに接続すると 共に、所定の工程順に従って先のチャンパから後のチャ ンバに該基板を気密雰囲気下で搬送する。好ましくは、 前記搬送手段は複数のチャンバを直列的に接続するイン ライン型の搬送手段である。あるいは、前記搬送手段は 星形に配した複数のチャンパの中心に位置し個々のチャ ンバを相互的に接続するものであっても良い。

【0005】具体的な構成では、本半導体製造装置はレーザアニールユニットに加え、例えば半導体成膜ユニットと絶縁物成膜ユニットとを含んでいる。半導体成膜ユニットは第1のチャンバを備え絶縁性の基板の上に非単結晶性の半導体からなる薄膜を形成する。レーザアニールユニットは第1のチャンバに接続した第2のチャンバを備え該半導体にレーザ光を照射してその結晶化を図る

事により電気的な特性を改善する。絶縁物成膜ユニット は第2のチャンパに接続した第3のチャンパを備え該半 導体の上に絶縁性の薄膜を重ねて形成する。又、互いに 隣り合うチャンパの間に介在する追加のチャンパを備え た温度調整ユニットを設けても良い。この温度調整ユニ ットは工程間に生じる基板温度の差を調整する為加熱/ 冷却を行なう。さらに、工程順の先頭に位置し大気側か ら基板を受け入れる追加のチャンパを備えたロードユニ ットや、工程順の最後に位置し基板を大気側に排出する 追加のチャンバを備えたアンロードユニットを設けても 10 良い。

#### [0006]

【作用】本発明によれば、半導体製造装置は薄膜半導体 デバイスを構成する半導体薄膜にレーザ光を照射するレ ーザアニールユニットを備えている。このレーザアニー ルユニットに対し、工程順(プロセス順序)の前段、後 段もしくは両方に真空搬送できる様な形で成膜ユニット を接続している。これにより、各ユニット毎に独立して 真空引きや基板加熱等を行なう必要がなくなり、薄膜半 導体デバイスのスループットを大幅に短縮できる。

#### [0007]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる半導体製造装置 の第1実施例を示す模式的なブロック図である。図示す る様に、本半導体製造装置はレーザアニールユニット1 を有している。このレーザアニールユニット1は加工対 象となる基板4を気密雰囲気下に保持するチャンバを備 え、基板4に含まれる半導体にレーザ光5を照射してそ の電気的な特性を改善する。図示の例では、レーザ光5 は石英等からなるウィンドウ7を介してチャンバ内の基 板4に照射される。本発明にかかる半導体製造装置はレ ーザアニールユニット1に加え少なくとも一つの成膜ユ ニットを含んでいる。この成膜ユニットは同じく基板4 を気密雰囲気下に保持するチャンバを備え、基板4に対 して必要な薄膜を形成する。本実施例では、レーザアニ ールユニット1の前後に半導体成膜ユニット2と絶縁物 成膜ユニット3を備えている。特徴事項として、各チャ ンバは気密雰囲気を維持したままゲートバルブ6により 互いに接続されている。このゲートバルブ6を通過可能 な様に搬送手段が組み込まれており、所定の工程順に従 って先のチャンパから後のチャンパに基板4を気密雰囲 気下で搬送する。

【0008】半導体成膜ユニット2は第1のチャンバを 備え絶縁性の基板4の上に非単結晶性の半導体からなる 薄膜を形成する。この半導体成膜ユニット2は例えばプ ラズマCVD装置からなり、非晶質シリコン薄膜を形成 できる。レーザアニールユニット1は第1のチャンパに 接続した第2のチャンパを備え、半導体にレーザ光5を 照射してその結晶化を図る事により電気的な特性を改善 する。即ち、非晶質シリコンを多結晶シリコンに転換し ている。絶縁物成膜ユニット3は第3のチャンバを備え 半導体の上に絶縁性の薄膜(例えばゲート絶縁膜)を重 ねて形成する。この絶縁物成膜ユニット3は例えばLP CVD装置からなる。以上の様に、本半導体製造装置は 半導体成膜ユニット2のプラズマCVDチャンパ、レー

ザアニールユニット1の真空チャンパ、絶縁物成膜ユニ ット3のLPCVDチャンバがゲートバルブ6で直列的 に接続され、基板4をインラインで真空搬送できる様に

なっている。

【0009】引き続き図1を参照して本半導体製造装置 の動作を詳細に説明する。先ず、薄膜トランジスタ等を 集積形成した薄膜半導体デバイスを製造する場合、半導 体成膜ユニット2においてプラズマCVD法等により絶 縁基板4の上に非晶質シリコンを成膜する。その後、真 空を保持したまま絶縁基板4をレーザアニールユニット 1に搬送する。この搬送過程で絶縁基板4はレーザアニ ールユニット1のチャンバ内を移動する。この移動中に 絶縁基板4に対し石英ウィンドウ7を介してレーザ光5 を照射する。これにより、絶縁基板4に成膜された非晶 質シリコンが溶融し多結晶化する。さらに、真空状態を 保持したまま絶縁基板 4 は後段の絶縁物成膜ユニット 3 に搬送される。ここで、LPCVDにより酸化シリコン が成膜されゲート絶縁膜が得られる。これらの半導体成 膜、レーザアニール、絶縁物成膜といった工程が全て真 空中で行なわれる為、各工程毎に排気/吸気を行なう必 要がなくなる。又、各工程間で基板温度を略同程度に設 定しておけば、昇温/降温過程も必要なくなる。なお、 本実施例ではレーザアニールのプロセス前後に夫々成膜 ユニットが接続されているが、本発明はこれに限られる ものではない。例えば、レーザアニールユニットの前段 もしくは後段のみに成膜ユニットを接続した構成であっ ても良い。一般に、本発明にかかる半導体製造装置はレ ーザアニールユニットの前段、後段、もしくは両方に成 膜ユニットが接続され、各チャンバ間で基板の真空搬送 ができれば良い。又、本実施例では成膜ユニットとして プラズマCVD装置とLPCVD装置を組み合わせて用 いているが、これに限られるものではない。例えば、ス パッタ装置等の他の成膜ユニットを組み込んでも良い。 又、工程順についても薄膜半導体デバイスのプロセスに 40 合わせて適宜組み替える事ができる。

【0010】図2は、第1実施例に組み込まれたレーザ アニールユニットの具体的な構成例を示すプロック図で ある。本レーザアニールユニット1はチャンバ8を備 え、その内部には加熱用ヒータ9が組み込まれている。 チャンバ8にはターポ分子ポンプ10及びドライポンプ 11が直列接続され、チャンバ8内を真空排気できる様 にしてある。又、隣接する半導体成膜ユニットや絶縁物 成膜ユニットとの境界にはゲートバルブ6が介在し、各 ユニットのチャンバを区切っている。成膜プロセス中は ゲートバルブ6を閉じチャンバ間の干渉を防ぐ。成膜プ

50

ロセスが終了した時ゲートバルブ6を開き、チャンパ間 の基板搬送を可能にする。なお、半導体成膜ユニット2 のプラズマCVDチャンバ及び絶縁物成膜ユニット3の LPCVDチャンバも基本的にはレーザアニールユニッ トのチャンバ8と同一の構成を有している。異なる点 は、プラズマ発生用の平行平板電極やプロセスガスの導 入口等がチャンバに設けられている事である。

【0011】図3はレーザアニールユニットのチャンバ 8に組み込まれた基板搬送機構(搬送手段)の具体的な 構成例を表わしている。なお、この基板搬送機構は各チ ャンバを通して連続している。基板4はトレイ12上に セットされ各チャンバ内及びチャンバ間を移動する。具 体的には、チャンパ8の外側から上下より挿入されたト レイ搬送ギア14とトレイ12に刻んだギア13をチャ ンバ8内で互いに噛み合わせ、チャンバ8の外側からト レイ搬送ギア14を回転させる事により、基板4が搬送 移動される。この搬送移動中にレーザアニールが行なわ れる。先ず、その前段階として半導体成膜ユニットに絶 縁基板 4 を投入し、プラズマ C V D チャンバを真空引き すると共に基板を450℃に加熱する。この状態で絶縁 基板 4 上に非晶質シリコンを成膜する。成膜後基板搬送 トレイ12をレーザアニールユニットに移動する。そし て、チャンバ8内で基板4を450℃に保ったままレー ザアニールを行なう。具体的には、基板搬送途中でレー ザ光5を照射し、非晶質シリコンを多結晶シリコン15 に転換する。この時、エキシマレーザ光源を2台用いて おり、基板4の幅方向に沿って2チップ分の領域を1シ ョットで照射している。これによりレーザアニールのタ クト時間が減少する。この後、基板搬送トレイ12を絶 縁物成膜ユニットのLPCVDチャンバに移動し、シリ コン酸化膜を成膜する。ここで基板温度を下げ、大気中 に基板を取り出す。

【0012】図4はレーザアニール方法の他の例を示す 模式的な平面図である。本例では1台のレーザ光源を使 用し、線状ビームのレーザ光5-2を絶縁基板4に照射 している。線状ビームの長手寸法は基板4の幅寸法と略 一致している。基板4の移動中線状ビームのレーザ光5 - 2 が連続的にもしくはパルス的に照射され、非晶質シ リコンが順次多結晶シリコン15に転換される。本例で も基板4を単に一方向に沿って移動するだけで良く、装 置構造が簡便になり且つレーザ光源も1台で良い。

【0013】図5はレーザアニール方法の別の例を示す 模式的な平面図である。図4の例ではレーザ光源を含む 光学系を固定していたが、本例ではレーザ光5を照射す る時基板4を固定する一方レーザ光5を二次元的に走査 しており、これによって非晶質シリコンを多結晶シリコ ン15に転換する。

【0014】図6は本発明にかかる半導体製造装置の第 2 実施例を示している。本半導体製造装置はインライン 型である。本装置は中央のレーザアニールユニット1の

両側に温度調整ユニット18を備えている。この温度調 整ユニット18は隣り合うチャンパの間に介在する追加 のチャンバからなり、工程間に生じる基板4の温度差を 調整する為加熱/冷却を行なう。又、工程順の先頭に位 置するロードユニット16を設けており、大気側から基 板4を受け入れる追加のチャンバを備えている。さら に、工程順の最後に位置するアンロードユニット17を 含んでおり、追加のチャンバを用いて基板4を大気側に 排出する。なお、ロードユニット16と前段温度調整ユ ニット18の間には半導体成膜ユニット2が接続され、 後段温度調整ユニット18とアンロードユニット17の 間には絶縁物成膜ユニット3が介在している。以上に説 明した各ユニットは全てゲートバルブ6により直列的に 接続されている。本実施例の特徴事項として、半導体成 膜ユニット2のプラズマCVDチャンパの前段に、真空 引き及び基板加熱を行なうロードユニット16を取り付 けている。又、絶縁物成膜ユニット3のLPCVDチャ ンバの後に、降温及び大気開放を行なうアンロードユニ ット17を設ける。こうする事により、プラズマCVD チャンバ及びLPCVDチャンバの負担が軽くなり、タ クト時間がさらに減少する。又、プラズマCVDプロセ ス、LPCVDプロセス、レーザアニールプロセスの各 基板温度が異なる場合、予め基板の加熱/冷却を行なう 温度調整ユニット18を設けることで、タクト時間をさ らに短くする。

【0015】図7は本発明にかかる半導体製造装置の第 3 実施例を示すブロック図である。本例では、レーザア ニールユニット1、半導体成膜ユニット2、絶縁物成膜 ユニット3、ロードロックユニット21が星形に配置し ている。これらのユニットの中央にはロボットユニット 19が配置し、周辺の各ユニットに対しゲートバルブ6 を介して個々に接続している。ロポットユニット19の 内部には搬送手段として搬送ロボット20が組み込まれ ており、所定の工程順に従って基板4を周辺の各ユニッ トに搬送する。例えば、半導体成膜ユニット2で成膜処 理を施された基板4をロボット20によりレーザアニー ルユニット1に搬送する。ここでレーザアニール処理が 終了するとロボット20が基板4を絶縁物成膜ユニット 3に搬送する。この後、基板4はロボット20によりロ ードロックユニット21に搬送され、大気側に取り出さ れる。

【0016】最後に図8及び図9を参照して、本発明に かかる半導体製造装置を用いた薄膜半導体デバイスの製 造工程の一例を説明する。なお、この例では薄膜半導体 デバイスとしてアクティブマトリクス型表示装置に組み 込まれる駆動基板を作成している。先ず図8の工程 (a) で、絶縁基板101の上に非晶質シリコンからな

る半導体薄膜102を成膜する。次に工程(b)で、半 導体薄膜102にレーザ光103を照射し、非晶質シリ コンを多結晶シリコンに転換する。続いて工程(c)に

移り、半導体薄膜 1 0 2 の上に酸化シリコンを成膜して ゲート絶縁膜 1 0 4 を設ける。以上の工程 (a),

(b) 及び(c) は、本発明にかかる半導体製造装置を 用いて連続的に行なえる。 【0017】次に工程(d)に進み、半導体薄膜102

及びゲート絶縁膜 1 0 4 をアイランド状にパタニングして、薄膜トランジスタの素子領域とする。図 9 の工程(e)に移り、ゲート絶縁膜 1 0 4 の上にゲート電極 1 0 5 をパタニングする。工程(f)に進み、ゲート電極 1 0 5 をマスクとしてセルフアライメントにより不純物

105をマスクとしてセルフアライメントにより不純物 106をイオン注入し、半導体薄膜102中にソース領域107及びドレイン領域108を形成する。これにより、トップゲート型の薄膜トランジスタが完成する。次に工程(g)に進み、薄膜トランジスタをPSG等からなる第1層間絶縁膜109で被覆する。最後に構成

(h)に進み、第1層間絶縁膜109にコンタクトホールを開口した後、金属膜を成膜し所定の形状にパタニングして配線電極110に加工する。この配線電極110は薄膜トランジスタのソース領域107に接続している。この上に同じくPSG等からなる第2層間絶縁膜111を成膜する。再びコンタクトホールを開口した後、ITO等の透明導電膜を成膜し所定の形状にパタニングして画素電極112に加工する。この画素電極112はコンタクトホールを介して薄膜トランジスタのドレイン領域108と電気接続している。

#### [0018]

【発明の効果】以上説明した様に、本発明によれば、気密雰囲気を維持したままレーザアニールユニット及び成膜ユニットを構成する各チャンバを互いに接続すると共に、所定の工程順に従って先のチャンバから後のチャン 30 パに基板を気密雰囲気下で搬送する。各チャンバ間を真空接続する事で、排気/吸気の時間が短縮化される。又、基板加熱についても、プロセス温度が同程度である限り加熱/冷却の為の昇温/降温時間が短くて済む。加えて、レーザアニールの後真空状態のままで成膜プロセ

スに移る為、基板表面の酸化や異物汚染が防げ、プロセスの安定化が図れる。

【図面の簡単な説明】

【図1】本発明にかかる半導体製造装置の第1実施例を 示すプロック図である。

【図2】第1実施例に組み込まれるレーザアニールユニットの具体的な構成例を示すブロック図である。

【図3】第1実施例に組み込まれる搬送手段の具体的な 構成例を示す平面図である。

0 【図4】レーザアニール方法の一例を示す模式的な平面 図である。

【図5】レーザアニール方法の他の例を示す模式的な平 面図である。

【図6】本発明にかかる半導体製造装置の第2実施例を示すプロック図である。

【図7】本発明にかかる半導体製造装置の第3実施例を 示すプロック図である。

【図8】本発明にかかる半導体製造装置を用いた薄膜半 導体デバイスの製造方法の一例を示す工程図である。

20 【図9】同じく薄膜半導体デバイスの製造方法を示す工程図である。

【符号の説明】

1 レーザアニールユニット

2 半導体成膜ユニット

3 絶縁物成膜ユニット

4 基板

5 レーザ光

6 ゲートバルブ

8 チャンバ

| 10 ターボ分子ポンプ


11 ドライポンプ

12 搬送トレイ


13 ギア


14 搬送ギア

【図1】




【図2】





(6)



【図9】

